Cadence 发布企业级 FPGA 原型

2019-06-07 10:48:00 来源:EEFOCUS
标签:

大型原型?#24067;?#23545;于投产前的现代固件和软件开发都至关重要,有数十亿门?#24067;?#23545;于?#24067;?#39564;证,它补充了仿真,运行速度足够快,可以在大软件负载上进行实际测试,同时仍然允许快速切换到仿真,以便在需要的地方进行更详细的调试。对于软件和固件来说,它们的开发成本大多数是远超?#24067;?#30340;,因此能够全面地回归现有堆栈并为新?#24067;?#36827;行调优是至关重要的。

 

验证整个系统需要运行?#24067;?#21152;?#24230;?#31995;统的某些表现形式的软件栈的合理速度。FPGA原型为这一级别的验证提供了性能、软件调试和必要的?#24067;?#35843;试的最佳平衡。

 

 

绘制这些巨大的设计需要大量的大型FPGA,这意味着最终是要得到一个数据?#34892;?#32423;能力,特别?#20999;?#35201;尽可能的有效利用这一投资,支持高效的一系列设计尺寸和工作负载和全天候运转。这就是Cadence刚刚宣布Protium X1支持企业原型,可扩展至数十亿门设计的原因。这些系统都有一个统一的前端与Protium S1(你可以继续将它作为较小任务的桌面等效程序),并且两个系统都?#22411;?#19968;使用Palladium仿真器。


Juergen Jaeger(Cadence的产品经理)说,x1是一个基于刀片的系统,8个刀片到一个机架;可以使用Cadence X1机架或着自己的机架。每个刀片都是完全自给自足的,功耗低,没有特殊的冷却要求,并且符合标准数据?#34892;?#20919;却预期。它们还用于数据?#34892;?#31649;理,例如允许远程电源监控。


对于多用户使用,用户可以根据需要划分到单个FPGA(每个机架最多有48个用户),提供20万个ASIC门,运行速度最高50MHz。或者可以接管运行在5MHz左?#19994;?#22810;个机架(每个机架有10亿个门)。这里的速度是?#36828;?#20998;区;通过手动优化,可以将性能提高一倍。


Frank Schirrmeister(Cadence系统开发套件产品营销部门总监)强调X1扩展了S1原型的范围。用户可以并且应该继续使?#36152;?#29992;的S1桌面系统。X1在相同的底层S1架构上将原型的扩展范围扩展了64倍。Cadence支持所有这一切与一个全新的探路者分区器和策略,通过SERDES、LVDS等优化复用,实现FPGA到FPGA的连接。手动优化包括常用的分区和FPGA间逻辑选项,还可以用PCIe等本地接口替代设计IP。通过布线进行的刀片和机架分区由GUI支持,以配置和检查设置。


值得关注的是,Cadence在加速提升方面付出了很多努力(对于X1和S1,因为它们有一个共同的前端)。对多个客户设计的分析表明,Protium的启动速度比同类系统快80-90%。在一示例中,启动时间从20周减少到2周,使早期的固件/软件回归和调试更加实用。对于系统/电路内验证,这些系统将继续支持Cadence丰富的SpeedBridges产品组合,这对于汽车测试中的?#24067;?#20869;循环(HIL)测试要求来说是一个真正的优势。


对于?#24067;?#35843;试,可以使用Indago、Verdi或类似功能的调试器。当转向固件/软件调试时,更有可能使用lauterbach、arm keil调试器或其他类似的工具。Juergen说,他?#20999;?#35201;知道各种调试工具,因此他们在数据捕获和创建方面投入了大量的调试投资,还控制了用于后门内存访问、启动和停止时钟的调试系统,无论在任何阶段使用何种调试器,都可以得到原型?#24067;?#30340;有效支持。


随着软件的发展趋势,越来越多的验证功能正在转向数据?#34892;?#21644;云端,从而更好地利用内部?#26102;?#25237;资,更容易扩展处理云中的峰值,或更长期地重新平衡内部投资策略。Protium X1在这条道路上看起来非常合乎逻辑。用户能够在 DAC上了解更多关于X1的信息,也可以在这里查看功能和规格。

 

与非网编译内容,未经允许,不得转载!

 
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、?#38469;?#22823;餐每日推荐
享受快时代的精?#20223;?#38405;读
 

 

作者简介
与非网记者
与非网记者

电?#26377;?#19994;垂直媒体--与非网记者一枚,?#22797;?#28023;量行业资讯中淘得几粒金?#24120;?#19982;你分享!

继续阅读
用FPGA实现FIR滤波器IP仿真
用FPGA实现FIR滤波器IP仿真

FIR(Finite Impulse Response)滤波器,即有限脉冲响应滤波器,又称为非递归型滤波器,是数字信号处理系统中最基本的元件,它可以在保证?#25105;?#24133;频特性的同时具有?#32454;?#30340;线性相频特性,同时其单位抽样响应是有限长的,因而滤波器是稳定的系统。

FPGA 国产化进程加速,安路科技能否迎来爆发?

FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物,它由输入/输出块、可配置逻辑块和可编程互联三部分组成,同一片FPGA,不同的编程数据,可以产生不同的电路功能,因此FPGA的使用非常灵活。

FPGA建立时间和保持时间你必须知道的
FPGA建立时间和保持时间你必须知道的

时钟是FPGA设计中最重要的信号,FPGA系统内大部分器件的动作都是在时钟的上升沿或者下降沿进行。无论是在输入,输出或是寄存器与寄存器之间,只要设计到时钟上升沿或者下降沿的采样,就会提到建立时间(setup TIme) 和保持时间(hold TIme) 。

【EdgeBoard体验】开箱与上手

摘要:简介 市面上基于?#24230;?#24335;平台的神经网络加速平台有很多,今天给大家带来?#21069;?#24230;大脑出品的EdgeBoard。按?#23637;?#32593;文档 的介绍,EdgeBoard是基于Xilinx Zynq Ultrascale+ MPSoC系?#34892;?#29255;打造的一款深度学习加速套件,也就是比较常 见的利用FPGA进行加速的方案。

Microchip推出全新低功耗FPGA视频和图像处理解决方案, 助力客户加速智能?#24230;?#24335;视觉设计

随着基于视觉的计算密集型系统在网络边缘的集成度越来越高,现场可编程门阵列(FPGA)正迅速成为下一代设计的首选灵活平台。

更多资讯

上电初始,FPGA需要通过IIC接口对CMOS Sensor进行寄存器初始化配置。这些初始化的基本参数,即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM?#23567;?

如何选择eFPGA?
如何选择eFPGA?

?#24230;?#24335;FPGA(eFPGA)是指将一个或多个FPGA以IP的形式?#24230;階SIC,ASSP或SoC等芯片?#23567;?

晶澳为韩国最大的PERC双面双玻电站供货高效组件

近日,全球领先的高性能光伏产品制造商晶澳太阳能宣布,为韩国最大的PERC双面双玻光伏项目供货全部高效组件,项目的建成将极大地推动PERC双面双玻组件在韩国市场的应用及当地新能源发展。

中国产模块采用?#35797;?#21152;,RISC-V 中国市场升温

中国产的模块正在被很多产品(日本及其他海外国家)采用,最具有代表性的就是在Wi-Fi通信模块(Module)领域比较有名的乐鑫信息科技股份有限公司(以下简称为“Espressif?#20445;?#20854;产品在行业内极其有名。我们之前也曾多次提到这家公司的产品。

基于SRAM型FPGA的实时容错自修复系?#25104;?#35745;方法
基于SRAM型FPGA的实时容错自修复系?#25104;?#35745;方法

为提高辐射环境中电子系统的可靠性,提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。

陕西快乐十分计划